為滿足客戶日益增長的先進封裝技術需求，尤其是小晶片（Chiplet）設計帶來的成本效益考量，台積電在 2024 年台灣國際半導體展（SEMICON Taiwan 2024）期間宣布將火速擴充 CoWoS 產能。台積電營運／先進封裝技術暨服務副總何軍指出，預計 CoWoS 在 2022 年至 2026 年的產能年複合成長率將達 50% 以上。
何軍表示，由於客戶需求強勁，台積電將加速蓋廠速度，將過去三至五年蓋一個廠的速度縮短到二年內、一年半就要蓋好。他強調，先進封裝強勁需求背後來自小晶片（Chiplet）設計的降低成本考量，小晶片要成功也有賴先進封裝，台積電也因而積極推動 3DFabric 聯盟，希望加速 3D IC 生態系統的創新及完備。
「現在簡報都不敢放數字，因為客人都一直說（產能）不夠，乾脆不放」，何軍說道，「可確定是到台積電 2026 年會持續高速擴充先進封裝產能，蓋廠速度也會加速，以 CoWoS 產能來說，從過往三至五年蓋一個廠，現在已縮短到二年內、一年半就要蓋好」。
日月光資深副總洪松井也呼應何軍的觀點，表示台灣生態系統強，可以少走冤枉路，日後如果能在設備或材料進一步標準化，更有利於產業加速創新。「如同何軍提到台灣生態系統強，若回頭看 2.5D 封裝在 2013 年量產迄今，產業學習過程若以生態角度來看可少走冤枉路，日後如果能在設備或材料進一步標準化，更有利於產業加速創新」，洪松井說道，「從過去經驗來看，聯盟生態圈很重要，也需要很早開始準備」。
臻鼎董事暨營運長李定轉則建議，載板廠商也勢必強化廠區智慧製造，才能應對半導體等級銜接的需求。「隨著產業推進，因應先進封裝載板對應朝向高層、大面積、平面、精準設計趨勢，載板廠商也勢必強化廠區智慧製造，才能應對半導體等級銜接的需求」，李定轉說道。
台積電 CoWoS 是一種先進封裝技術，可將多個晶片整合到一個單一封裝中，提供更高的性能和更低的功耗。小晶片（Chiplet）設計是近年來半導體產業的熱門趨勢，它可以將晶片設計分解成更小的模組，以便更有效地進行生產和測試。先進封裝技術對於小晶片設計的成功至關重要，因為它可以將這些小晶片整合到一起，形成完整的系統。
這篇新聞報導全面地分析了台積電 CoWoS 產能擴產的背景、原因和未來發展，並呈現了相關產業人士的觀點，展示了半導體產業對先進封裝技術的重視和期待。
